机译:基于仿真的HW / sW共同探索HEVC帧内编码算法的并发执行,用于异构多核架构
机译:基于仿真的HW / SW共同探索HEVC内部编码算法的异构多核架构
机译:HEVC帧内编码器的高性能算法适配和硬件架构
机译:H.265 / HEVC帧内编码器的高效算法自适应和完全并行的硬件架构
机译:硬件/软件共同设计的异构多核虚拟机,用于节能通用计算
机译:HEVC intra编码器的算法和硬件共同设计
机译:围绕Medoids(PAM)算法进行分区的并行体系结构可实现可扩展的多核处理器及其在医疗保健中的应用
机译:分布式任务训练系统基于仿真的软件/硬件架构设计配置